量子コンピュータの誤り耐性量子計算を解説！エラー訂正とエラー緩和の最新トレンドを紐解く
Technology News｜2024年5月15日
量子コンピュータのキーテクノロジー“誤り耐性量子計算“
近年、量子コンピュータの進歩が加速しています。富士通も2023年に日本企業として初となる64量子ビットの超伝導型量子コンピュータを理化学研究所と共同開発し、提供を開始しました[1]。また2025年中には256量子ビット、2026年度以降には1000量子ビットの実現を計画しています。固体素子による超伝導量子ビット実現に成功したのが1999年ですが[2]、今後数年で量子コンピュータの量子ビット数は倍々ゲームのように増えていく見込みで、飛躍的な進歩が始まっているといって過言ではありません。
また、量子コンピュータのハードウェアは、超伝導方式以外にも様々な方式が提案されており、それぞれの方式の研究開発も、急速に進んでいます。
実機における量子ビット数を増やしていくことは近年の一つのトレンドであることは事実ですが、潮目が少しずつ変わりつつあります。なぜなら、現在の量子コンピュータには大きく以下2つの課題があるからです。
①量子ビット数の大規模化には、現在の延長ではないイノベーションが必要
②量子ビットエラーの問題があり、長時間の高精度な計算ができない
まず、①について解説します。超伝導型量子コンピュータの場合、極低温まで冷却するために特殊な冷凍機を使用していますが、冷凍機のサイズには制約があります。複数の超伝導型量子コンピュータを並列化して大規模化するアイデアもありますが、冷凍機を跨いで複数の量子チップを動作させるなど別の難しい課題が発生します。量子ビットの大規模化には現在の延長ではないイノベーションが必要で、ドミノ倒しのように一度動き始めたら同じペースで技術革新が進み続けられるとは限りません。
次に、②についてですが、量子ビットは外界からの様々な影響を受け、エラーが発生します。現状、量子ビットの操作精度は99％超まで向上していますが、精度を更に高める必要があります（例えば、99％の精度で100ステップ計算すると0.99の100乗＝約37％まで精度が低下します）。
量子コンピュータを研究開発している企業やアカデミアは、量子ビット数の拡大を目指すのに加えて、限られた量子ビット数の範囲で量子コンピュータを使う方法を模索しています。様々な方式の量子コンピュータが提案されていますが、どの方式においても大規模な量子ビット数を確実に実現できるロードマップが描けているわけでありません。
量子コンピュータは世界から熱い期待を集めている夢のテクノロジーですが、量子コンピュータのコミュニティは、量子コンピュータにも「冬の時代」が来るかもしれないと感じています。近年ようやくDeep Learningや生成AIの登場によりビジネスや一般社会に浸透してきたAI（人工知能）の研究開発も何度も冬の時代を経験しています。そのたびに研究に対する投資意欲が下がり、ビジネス化に向けての活動は下火になりました。これは過去に起きたAI（人工知能）ブームが期待ほどに現実世界の課題解決やビジネスに貢献できなかったからです。量子コンピュータの研究者たちはAI（人工知能）と同じ轍を踏まないために、早期に量子コンピュータで解決できる社会課題を発見し、その領域で早期にビジネスとして成立させることを目指しています。
ここで鍵となるのが②の対策となる誤り耐性量子計算です。それが実現されれば、規模の大きい実用的な計算が可能になるからです。下図にあるように、実用的な問題解決に利用できるエラー耐性を持った量子コンピュータ（FTQC）の実現には数百万量子ビットが必要とされています[3]。
数百万量子ビットの前提となっているのは、エラーから守られた数百～1000論理量子ビットによる量子演算の実現にはこのくらいの量子ビット数が必要であろう、との見積です。ここでは、約1000量子ビットで1論理量子ビットを構成するとともに、後で紹介する通常のゲートセットを用いて論理量子演算をすることを仮定していますが、誤り訂正量子計算に必要な量子ビット数を削減できれば、後述するように1万量子ビットでも現実的な問題を解ける可能性が出てきます。
このように、なるべく少ない実現的な量子ビット数の中で、現実的な問題を解くために誤り耐性量子計算が重要になってくるのです。
以降の章では、将来の誤り耐性量子コンピュータの実現に向けた研究テーマの中で注目を浴びるエラー訂正技術とエラー緩和技術について富士通の共同研究の事例を踏まえその最先端をご紹介していきます。
“誤り耐性量子計算”とは
前述したように、量子ビットは周囲の熱など様々な要素の影響を受け、エラーを起こしてしまします。このため、長いステップの計算を行うとエラーが蓄積し、正しい計算をすることができません。
このエラーの影響を制御して正確な量子計算を実現するために、以下二つのアプローチが検討されており、富士通はエラー訂正技術を大阪大学の藤井教授と、エラー緩和技術をキーサイト・テクノロジー／ウェータールー大学のEmerson教授とそれぞれ連携して研究進めています。
①エラー訂正技術
量子コンピュータが、計算を行う過程で生じたエラーを検出し、訂正するための技術です。量子エラー訂正の基本的なアイデアは、1つの量子ビットの情報を複数の量子ビットを用いて冗長化することです。これにより、単一の量子ビットがエラーを受けても、他の量子ビットから正しい情報を再構築することができます。
例えば、A、B、Cの3つの量子ビットで1つの同じ値を共有し、2つの補助的な量子ビットでエラー検知するとします。Bの量子ビットにエラーが発生したとしても、AB、BCに、それぞれリンクしている2つの補助量子ビットとの相関関係を調べることで、エラーの発生を検知して、Bを正しい値に訂正できます。これが量子エラー訂正の基本的な考え方です。
このような仕組みを発展させて冗長化した複数の量子ビットを論理量子ビットと呼びます。誤り耐性量子計算とは、量子コンピュータ上での計算中に生じるエラーを訂正しながら論理量子ビットを実現させて、その論理量子ビットを用いて正確な計算を続けることができる量子計算のことをいいます。
②エラー緩和技術
一方、エラー緩和技術は、エラー訂正とは異なり、エラーを訂正するのではなく、エラーの影響を最小限に抑えることを目指します。上述のエラー訂正を十分な精度で実現するためには多数の量子ビットが必要になり、その実現にはまだしばらく時間がかかると考えられるからです。より早期に、より少ない量子ビット数で計算の精度を上げて、将来の誤り耐性量子計算へとつなげる技術として期待されるのが、エラー緩和技術です。ハードウェアの改善でエラーの発生を抑制することも重要ですが、ここでいうエラー緩和技術は、エラーが計算結果に与える影響を最小限に抑えるためのアルゴリズムの改良など、ソフトウェア的な手法を指しています。エラーの影響を減らすことができれば、より長いステップの計算が可能になります。
また、エラー緩和技術を利用することによって、エラー訂正に必要な量子ビットの数を減らすこともできます。これにより、誤り耐性量子計算の実現を早めることができると期待されることも、重要な点です。
大阪大学と富士通が共同で取り組む新たな量子計算アーキテクチャ
大阪大学と富士通のエラー訂正の共同研究により、1万量子ビットで、現行コンピュータにおける最高性能の約十万倍に相当する64論理量子ビットの量子コンピュータを構築することが可能であることが示されました[4]。つまり、現行のコンピュータを超える計算性能を従来の1/10以下の大幅に少ない物理量子ビットで実現できるため、本格的な量子コンピュータの到来を飛躍的に早めることができます。
現在のスーパーコンピュータで動作する量子シミュレータでは、約50量子ビット以上の量子計算は困難といわれています。つまり、64論理量子ビットの量子コンピュータが構築できれば、現在のスーパーコンピュータをはるかに超える計算能力の発揮が期待できます。
大阪大学と富士通の新しい量子計算アーキテクチャについて、少し詳しくご紹介します。
量子コンピュータの量子計算は、基本量子ゲートを多段に組み合わせたステップで、計算を実行していきます。基本量子ゲートセットには、CNOTゲート、Sゲート、Hゲート、Tゲートがあります。従来コンピュータの基本論理ゲートセットであるNOTゲート、ANDゲート、XORゲートなどの名称を聞いたことがある方も多いかもしれません。まさに、従来コンピュータの基本論理ゲートセットにあたるものが、上記の量子コンピュータの基本量子ゲートセットとなります。
CNOTゲート、Sゲート、Hゲートではそれほど多くの量子ビットを使用しませんが、Tゲートの操作には多数の量子ビットが必要でした。さらに、基本量子ゲートを用いて「位相回転」という量子ゲート操作を行う際には、そのTゲートを他のゲートと組合せながら多数回行う必要がありました。
大阪大学と富士通は、Tゲートに代わる位相回転ゲートを新たに定義して導入することで、従来の1/10以下の量子ビット数で、任意回転の実行に掛かるゲート操作回数を従来の約1/20程度に低減することができ、物理量子ビットでの量子エラー確率の約1/8まで抑えて、非常に高精度な計算を可能にします。
この研究成果によって、現在のスーパーコンピュータの性能を超える量子コンピュータの実現を早めることが可能となりました。
キーサイト・テクノロジーと富士通が連携して取り組むエラー緩和技術
キーサイト・テクノロジーと富士通は、複数のエラー緩和技術を組み合わせることで、単体では影響を取り除くことが困難な種類のノイズにおいても、より高いエラー緩和効果を得ることに成功しています。ここでは2つのエラー緩和技術とその組み合わせによる効果の概要をご紹介します。
- Randomized Compiling: 量子回路の等価性を保ちつつ、量子ゲートの種類をランダムに変更することで、エラーの影響を平均化し、全体的なエラーレートを低減する技術です。これにより、特定のゲートのエラーが結果に大きな影響を与えるのを防ぎます。Randomized Compilingは、特にノイズが系統的である場合や、特定のゲート操作にエラーが偏っている場合に有効です。
- Zero-Noise Extrapolation: 異なるノイズレベルで同じ計算を複数回実行し、それらの結果を使用してノイズが全くない理想的な状況での結果を推定するものです。これは、ノイズの影響が計算結果にどのように影響を与えるかを理解し、それを補正するための手法です。
ここでは量子化学のためのVQE*1; H2の基底状態エネルギーの計算に対し、Randomized CompilingとZero-Noise Extrapolationを組み合わせることで、過回転ノイズ下のエラー率を劇的に低減させた事例をご紹介します[5]。
Randomized Compiling(RC)のみを適用した場合、適用前と比較するとエラー率がわずかに改善しています。一方、Zero-Noise Extrapolation(ZNE)のみを適用した場合は、エラー率は負の方向に大きく発生しています。しかし、それぞれを組み合わせて用いることで、エラー率が劇的に低く抑えられていることが判ります。
量子コンピュータの活用が期待される分野の一つに量子化学分野があります。複雑な分子の振る舞いを、量子コンピュータでシミュレートすることで、新素材の発見や創薬の開発に必要な実験コストや開発期間を削減できる可能性が高まります。基底状態エネルギーの計算を高精度で計算できることは早期の量子化学分野での量子コンピュータの応用に貢献します。
キーサイト・テクノロジーと富士通では、エラー緩和技術の中でもRandomized Compilingの効果に期待しています。エラー精度が1％程度（100回の量子ビットの操作で1回エラーが出るレベル）から効果を発揮し、エラー精度が高まるにつれて劇的にエラー緩和効果が高まるからです。現在のエラー精度は1％以上を達成しており、0.1%、0.01％と精度を高めていく段階にあります。このような段階において、Randomized Compilingはエラー精度の高まりに応じてより高い効果が発揮されます。
*1 VQE(Variational Quantum Eigensolver): 量子コンピュータを用いて基底状態のエネルギーを効率的に計算するためのアルゴリズム
*2 現 Keysight Technologies Inc
誤り耐性量子計算が量子コンピュータの未来を切り開く
現在、世界中から量子コンピュータに対する熱い視線が送られています。ニュースで取り上げられることも多いですが、よく目にするトピックは量子ビット数についてのものが多いのではないでしょうか。短い時間で取り上げるにはわかりやすい数字が関心を引きやすことも事実です。
しかし、量子コンピュータの研究者は量子ビット数だけに目を向けているわけではありません。数万を超える量子ビットの実現にはまだ見ぬイノベーションが必要です。また、量子コンピュータは仕組上、非常にノイズの影響を受けやすいです。
量子コンピュータの冬の時代を回避するためには、実用的な問題を量子コンピュータで解けることを早期に示さなければなりません。そのために重要なのが誤り耐性量子計算です。
量子コンピュータの研究者は、現実的な量子ビット数に誤り耐性を持たせ、量子コンピュータが早期に実用的な問題解決に適用できるよう挑んでいます。